PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2003-023471

(43)Date of publication of application: 24.01.2003

(51)Int.Ci.

HO41 29/08 G06F 13/38 G06F 13/42

(21)Application number: 2001-209192

H04L 12/28

10.07,2001

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:


(72)Inventor: YOSHIDA HIROSHI ITO HIROTAKA TAHIRA YOSHIHIRO

(54) PACKET TRANSMISSION/RECEPTION PROCESSING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a packet transmission/reception processing circuit, in which the drop in transfer rate via a CPU is reduced when data are transferred and for which an IEEE 1394 bus can be used efficiently.

SOLUTION: The circuit is provided with a packet processing circuit 112 for receiving or transmitting required information from a received packet, first and second transmission/reception FIFOs 106 and 107 for storing transmission packet data or storing reception packet data addressed to the packet processing circuit 112. a multipurpose FIFO 115 for storing transmission packet data from the CPU and reception packet data addressed to the CPU, a reception filter circuit 108 for identifying the received packet, a packet transmission circuit 103 for transferring packet data which are directly read to a link core circuit, and a packet reception circuit 104 for receiving received packet data from the link core circuit and storing it in the



multipurpose FIFO 115 and the first and second transmission/reception FIFOs 106 and 107.

JP 2003-023471

[0026] Subsequently, the packet transmission and receiving processing of the packet processing circuit 512 which has been stopped from the CPU 53. Then, a BRRQ for the next reading is performed by the packet processing circuit 512, and immediately upon the completion of mediation for transmission, it is sent out onto the IEEE1394 Bus from the packet transmitting circuit 503.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-23471

(P2003-23471A)
(43)公願日 平成15年1月24日(2003 1 24)

				1,	1 204 1 - 74	
(51) Int.CL'		線別記号	FI			テーマコート*(参考)
H04L	29/08		G06F	13/38	310A	5 B 0 7 7
G06F	13/38	3 1 0		13/42	310	5 K 0 3 3
	13/42	3 1 0	H04L	12/28	200Z	5 K 0 3 4
H04L	12/28	200		13/00	307Z	

審査請求 未請求 請求項の数3 OL (全 11 頁)

			THE RESERVE OF CLIPS
(21)出願番号	特顧2001-209192(P2001-209192)	(71)出顧人	000005821 松下電器豪業株式会社
(22)出顧日	平成13年7月10日(2001.7.10)	1	大阪府門真市大学門真1006番地
	1771-1 1771-1 47711777	(72)発明者	吉田 宏
			大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(72)発明者	伊藤 裕隆
			大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74)代理人	100081813
			弁理士 早瀬 憲一
		I	


最終質に続く

(54) 【発明の名称】 パケット送受信処理回路

(57)【要約】

【糠闍】 データ転送時におけるCPUの介入による転送レートの低下を少なくし、効率的にIEEE1394 Busを使用できるパケット送受信処理回絡を提供す

「解決手段」 気信したパケットから必要な情報を取得し、あるいは送信するパケットゲータを構成するパケット 地理回路112と、送信パケットゲークを構成するパケット 地理回路112と、送信パケットゲークを格納し、あ るいはパケット処理回路112気の受信パケットゲータ を給射する第一、及び第二の逆受信FIFO106, の7と、CPUからの送信パケットゲーク及び、CPU 宛の受信パケットゲータを始射する多相的FIFO11 5と、気信したパケットを観測する受日フルルク回路1 5と、気信したパケットが日のとりまり、と記多目 的FIFO115、上記第一、及び第二の逆受信FIFO116、107~格納するパケット受信回路104と を構るもありました。



【特許請求の範囲】

【請求項1】 ヘッダ部とデータ部から構成され、ヘッ ダ部に少なくとも一つ以上のパケット識別子を有する要 求パケットと、少なくとも一つ以上のパケット識別子お よび応答識別子とを有する応答パケットによって、パケ ット単位でデータの送受信を処理するパケット送受信処 理回路において、

受信したパケットデータの必要な情報の取得、及び送信 するパケットデータの構成、をするパケット処理回路

上記パケット処理回路により構成された送信パケットデ ータ、及び上記パケット処理回路宛の受信パケットデー タ、を格納する第一の送受信FIFO、及び第二の送受 信FIFOと.

CPUにより構成された送信パケットデータ、及びCP U宛の受信パケットデータを格納する多目的FIFO

上記第一の送受信FIFOと、上記第二の送受信FIF O、及び上記多目的F I F Oに格納されたパケットデー ットデータ、を送信するパケット送信回路と、

パケットデータを受信するパケット受信回路と、

受信したパケットをヘッダ部のパケット識別子から識別 し、第一の送受信FIFOまたは第二の送受信FIFO または多目的FIFOのいずれかに分類して格納する受 信フィルタ回路と、

を備えたことを特徴とするパケット送受信処理回路。 【請求項2】 請求項1記載のパケット送受信処理回路

において. パケットを送受信する際に、独立した少なくとも二つ以 30

第一の記憶手段内で送信パケットデータを構成するのと 独立して、第二の記憶手段内で送信パケットデータを構 成する、あるいは、第一の記憶手段内で送信パケットデ 一タを構成するのと独立して、第二の記憶手段内に受信 パケットデータを格納する、あるいは、第一の記憶手段 内に受信パケットデータを格納するのと独立して、第二 の記憶手段内で送信パケットデータを構成する、あるい は、第一の記憶手段内に受信パケットデータを格納する のと独立して、第二の記憶手段内に受信パケットデータ 40 を格納する、

ことを特徴とするパケット送受信処理回路。

【請求項3】 請求項1記載のパケット送受信処理回路 において.

上記パケット処理回路は、

Lの記憶手段を用い

パケットデータの送信前に送信要求信号を発信し、送信 可能な状態になるとパケットデータを作成する第一のパ ケットデータ作成/送出回路、及び第二のパケットデー タ作成/送出回路を備え、

送信可能な状態になると該パケット処理回路からパケッ トデータを直接読み出して送信することを特徴とするパ ケット送受償机理回路

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、パケット送受信処 理回路に関し、特にコンピュータと光ディスクドライブ 等の周辺機器との間を通信媒体を介してデータやコマン ド等をパケット単位で伝送するパケット送受信机理回路 10 に関するものである。

[0002]

【従来の技術】近年、AV機器やコンピュータ機器等を 接続するディジタルインターフェースとして、IEEE 1394方式が注目されている。この方式は、従来のS CSI方式等によるコンピュータ機器間の通信のみなら ず、AV機器間での通信にも用いることができるもので ある。これは、IEEE1394方式が、アシンクロナ ス(Asynchronous)通信とアイソクロノス (Isochronous) 通信とが定義されているた タ、及び上記パケット処理回路から直接読み出したパケ 20 めである。アシンクロナス通信は、コンピュータデータ の伝送のようにリアルタイム性が要求されず、むしろ信 頼性を要求するデータの伝送に用いられる通信方法であ り、アイソクロノス通信は、動画のAVデータ等のよう にデータの信頼性よりもリアルタイム性が要求されるデ 一夕の伝送に用いられる通信方法である。従って 一般 的にIEEE1394方式を用いて、例えばコンピュー タデータをDVD-RAMドライブ装置等に格納した り、DVD-RAMドライブ装置から記録済みのコンピ ュータデータを読み出したりする際には、アシンクロナ ス通信によりデータが伝送される。

> 【0003】図5はIEEE1394で定義されている 非同期パケットの一部の構造を示すパケット構造図であ る。IEEE1394では、動作の要求を行うための悪 求パケット (リクエストパケット) と、要求パケットに よって要求された動作の結果を返すための応答パケット (レスポンスパケット) が定義されている。いずれのパ ケットに対しても、パケットを受信した場合には、パケ ットの受信状態を示すアクノリッジパケット(ackn oledge packet、以下Ackパケットと略 す) を相手機器に返す。Ackパケットには、データの 処理完了を示すack_completeと、データの 受信は完了したが処理中であることを示すack_ pe ndingと、データの再送要求を示すack_bus y等の状態を示すものがある。要求パケットと応答パケ ットとは通常、対をなして使用されるが、Ackパケッ トの内容によってはAckパケットの受信で処理が完了 する場合もある。

【0004】アシンクロナスパケットの送受信は、図5 に示すようなフォーマットで行われる。転送パケットの 上記パケット送信回路は、上記送信要求信号を受信し、 50 第1クワドレットは、16ビットのデスティネーション

ID (Destination ID)領域と、6 ビットのトランザクシ ョンラベル(TLabel) 領域と、2 ビットのリトライコー ドRt (retry code)領域と、4ビットのトランザクショ ンコードTCode(transanction code) 領域と、4ビ ットのプライオリティPri(priority)領域とから構成 されている。デスティネーションID領域はこのノード のバスナンバーとノードナンバーを示し、プライオリテ ィ領域は優先レベルを示す。

【0005】第2クワドレット及び第3クワドレット は、16ビットのソースID(sourceID) 領域と、48 ビットのディスティネーション・オフセット(destinati onoffsetlo)領域により構成されている。ソースID領 域はこのパケットを送ったノードIDを示し、ディステ ィネーションオフセット領域はハイ(High)およびロー(L ow) の連続した領域からなり、ディスティネーション・ ノードのアドレス空間のアドレスを示す。

【0006】第4クワドレットは、16ピットのデータ 長(data Length) 領域と、16ビットのイクステンディ ド・トランザクション・コード(extended Tcode)領域に より構成されている。データ長領域は受信したパケット 20 のパイト数を示し、イクステンディド Tcode領域はT c odeがロック・トランザクション(Lock transaction) の場合、このパケットのデータが行う実際のロック動作・ (Lock Action) を示す領域である。

【0007】データフィールド(data field)領域の前の クワドレットに付加されたヘッダCRC (header CRC) 領域は、パケットヘッダの誤り検出符号である。また、 データフィールド(data field)領域の後のクワドレット に付加されたデータCRC (data CRC) 領域は、データ フィールドの誤り検出符号である。

【0008】図6は、従来のIEEE1394シリアル インタフェース回路の構成を示すプロック図である。こ のシリアルインタフェース回路は、パケット送受信処理 回路51と、搭載される機器とのDMAインターフェー スを制御するコントローラDMAC52と、制御マイコ ン等のCPU53とにより構成されている。

【0009】以下、パケット送受信処理回路51の構成 について説明する。図6に示すように、パケット送受信 回路51は、物理層コントローラ501と、リンク層コ ントローラ502と、パケット送信回路503と、パケ 40 ット受信回路504と、送受信FIFO505と、受信 フィルタ回路508と、送信FIFO509と、受信F IFO510と、送信フィルタ回路511と、パケット 処理回路512と、を備えている。

【0010】物理層コントローラ501は、バスのイニ シャライズ、データのエンコード/デコード、アーピト レーション、パイアス電圧の出力/検出等の機能を持 ち、パケットデータ送受信の際にBusの調停を行う。 【0011】リンク層コントローラ502は、誤り訂正 ち、パケットデータ送信の際にはパケットデータをBn s 上に送出し、パケットデータ受信の際には I E E E 1 394Bus上からパケットデータを受け取る。

【0012】パケット受信回路504は、受信したパケ ットデータをリンク層コントローラ502から受け取 り、受信フィルタ回路508に送信する。受信フィルタ 回路508は、受信したパケットデータのヘッダ部にあ るパケット識別子から何のデータであるかを識別し、広 答パケットを受信したならば送受信FIFO505に分

類して格納し、それ以外のパケットを受信したならば、 コマンドなどを受信する受信FIFO510に分類して 格納する。

【0013】パケット処理回路512は、受信したパケ ットデータから必要な情報を取得し、あるいは、必要な 情報を取得するためのパケットデータを作成する。送信 フィルタ回路511は、パケット処理回路512で作成 されたパケットデータを入力し、送受信FIFO505 に出力する。送受信FIFO505は、第一の送受信F IFO506と第二の送受信FIFO507とで構成さ れ、パケット処理回路512で作成された送信パケット データや、パケット処理回路512に送信される受信パ ケットデータを格納する。

【0014】送信FIFO509は、パケット処理回路 512で作成された送信パケットデータを入力し、パケ ット送信回路503へ出力する。パケット送信回路50 3は、送受信FIFO505、及び送信FIFO509 に格納されたパケットデータをリンク層コントローラ5 02へ引き渡して送信する。

【0015】次に、図7及び図8は従来のパケット送受 信処理回路51の動作を説明するための動作説明図であ る。図7は従来のパケット送受信処理回路51がコンピ ュータからデータを読み出す、つまりコンピュータから データを含むパケットを受信した場合の動作説明図であ り、図8は図7のデータ受信中に、CPU宛のパケット を受信した場合、つまりデータ転送に関係ないパケット の処理が発生した場合の動作説明図である。なお、各図 は横軸に時間軸を取っている。

【0016】このように構成された従来のパケット送受 信の動作について、図面を用いて説明する。また、以下 の説明ではパケット送受信に関する物理層コントローラ 501、及びリンク層コントローラ502の動作は省略 している。

【0017】まず、コンピュータからデータを受信する 場合の動作について、図7を用いて説明する。コンピュ ータからデータを読み出すための読み出しリクエスト (BRRQ) がパケット処理回路512により作成され

ると、送信フィルタ回路511を介して送信FIFO5 09へ格納される。IEEE1394Bus Fの調停が 完了後、パケット送信回路503によりIEEE139 符号の生成/検出、パケットの生成/検出等の機能を持 50 4 Bu s上にパケットが送出される。送信したBRRQ

に対してコンピュータから返信されてきたAckパケットをパケット受信回路504が受信してBRRQの送信が完了する。

[0018] 次にBRRGに対して、コンピュータが返したデータを含んだ読み出しレスポンス (BRRS)をバケット受信回路503は受信したBRRSに対するA c kパケットをコピュータ和に送信する。受信したBRRSは受信フィルタ回路508により、コンピュータから読み出したデータを含んだパケットであると判別されて第一100受信形「FO506に格納されたBRRSのデータフィールド部をDMAC52~当時し、コンピュータからデータを表出す。

[0019] この時、上述したパケット送受信処理回路 51において、コンピュータからBRRSを受信処理中 に、たの誘み出しためのBRRのがケット処理回路 512により作成され、送信フィルク回路511を介し で送信F1F0509へ格納される。2008、BRRS の受信動作が完了した後に、パケット送信回路503か 20 51EEE1394Bus上へBRRSが送出される。 [0020] 以後、同様に、パケット受信回路504で コンピュータからBRRSを受信すると、受信フィルク 回路508により、BRRSと判別されて、第二の送受 信F1F0507に格納される。

【0021】このようにして、先に受信したBRRSの データフィールド部を処理中に次の読み出し手段を講じ ることで、最大2つのコンピュータからの読み出し処理 をオーバーラップさせ、転送レートを向上させている。 【0022】次に、コンピュータからデータを受信処理 30 中にCPU宛にリクエストパケットを受信した場合の動 作について、図8を用いて説明する。まず、コンピュー タからデータを読み出すための読み出しリクエスト (B RRQ) がパケット処理回路512により作成される と、送信フィルタ回路511を介して送信FIFO50 9へ格納される。この後、IEEE1394Bus上の 調停が完了後、パケット送信回路503により1EEE 1394Bus上にパケットが送出される。送信したB RRQに対してコンピュータから返信されてきたArk パケットをパケット受信回路504が受信してBRRQ 40 の送信が完了する。

【0023】 於に、CPU53宛にリクエストパケット (QRRQ) を受信した場合、受信したQRRQはパケ ット受信回路504から受信フィルタ回路508に受け 渡され、CPU53宛のパケットであると判別されて受 信F1FO510へ格納される。

[0024] CPU53がQRRQを処理している間に、BRRQに対してコンピュータが返したデータを含む読み出してみばンス (BRRS) をパケット受信回路 CPU処理を先延ばしにさせることで転送し 504が受信する。この時、パケット送信回路503は 50 せざるを得ない事態を招く可能性があった。

受信したBRRSに対するAckパケットをコンピュータ宛に送信する。受信したBRRSは受信フィルク回路の8により、コンピュータから読み出したデータを合んだパケットであると判別されて第一の送受信FIFOSの6に格納されたBRRSのデータフィールド師はDMAC52へ送出し、コンピュータからデータを読み出す一連の動作が完下する。

【9025】でして、CPU53へはこの時点で割り込みが入り(一時体上)、バケット処理回路512の動作を一時件上させる。続いて、CPU53はこのQRQに対するレスポンスパケット(QRRS)は一般は一大のQRRQに対するレスポンスパケット(QRRS)は一般は一大のQRRのに対するレスポンスパケットを開かるといる。メケット送信回路503年かして15世日194日以下の大学では一大学であるようにBusを開かさせる。QRRS近常の大かの順停が生せる。QRRS近常の大かの順停が生せる。QRRS近常の大かの順停が生む。QRRS近常の大かの順停が大り、大学に関係させる。スポケットを関係させる。スポケットを関係的である。スポケットを関係的である。スポケットを関係的である。スポケットを関係的である。スポケットを関係をQRRSに対して返信されててきた人のとパケットを

受信してCPU53の一連の処理が完了する。
【0028】この後、CPU53から気ほど一時停止させたパット快運回路512のパット送受信処理を再開させる。そして、次の路み出しのためのBRRQがパケット処理回路512に20作成され、送信のための関停が完了次第、パケットと場信回路503から1EEE1394Bus上一送出される。

【0027】以後、同様に、パケット受信回路504で コンピュータからのBRRSを受信すると、受信フィル 夕回路508により、BRRSと判別されて、第二の送 受信FIFO507に格納される。 【0028】

【発明が解決しようとする課題】 しかしながら、上記の 従来のパケット送受信処理同路においては、送信FIF O509と受信FIFO510とを別々に持っている が、例えば、データ転送中に、制御等の即座に対応する 必要のあるパケット処理が発生した場合、データ転送中 であれば、そのデータ転送処理を一時中断して、先にそ の制御系のパケット処理を行わなければならず、CPU の介入によるデータ転送レートの低下が課題になってい た。また、回路規模の問題から、CPUとパケット送受 信処理回路とで、一部、送信/受信のためのFIFOを 兼用していたため、CPUが処理できる時にデータの処 理ができない事態が発生していた。これはドライブ等の 単一のCPU制御による複数のタスクに別れた大きなシ ステムに組み込まれた場合、CPUがIEEE1394 に対して割いた時間内に処理しきれないことが起こり、 CPU処理を先延ばしにさせることで転送レートを低下

【0029】本発明はかかる問題点を解消するためにか されたものであり、効率の良いデータ転送処理を実現す ることができるパケット送受信処理回路を提供すること を目的とする。

[0030]

【課題を解決するための手段】この課題を解決するため に、本発明の請求項1に記載のパケット送受信処理回路 は、ヘッダ部とデータ部から構成され、ヘッダ部に少な くとも一つ以上のパケット識別子を有する要求パケット と、少なくとも一つ以上のパケット識別子および応答識 10 別子とを有する応答パケットによってパケット単位でデ 一夕の送受信を処理するパケット送受信処理回路におい て、受信したパケットデータからの必要な情報の取得 及び送信するパケットデータの構成、をするパケット処 理回路と、上記パケット処理回路により構成された送信 パケットデータ、及び上記パケット処理回路宛の受信パ ケットデータ、を格納する第一の送受信FIFO、及び 第二の送受信FIFOと、CPUにより構成された送信 パケットデータ、及びCPU宛の受信パケットデータを と、上記第二の送受信FIFO、及び上記多目的FIF Oに格納されたパケットデータ、及び上記パケット処理 回路から直接読み出したパケットデータ、を送信するパ ケット送信回路と、パケットデータを受信するパケット 受信回路と、受信したパケットをヘッダ部のパケット識 別子から識別して第一の送受信FIFOまたは第二の送 受信FIFOまたは多目的FIFOのいずれかに分類し て格納する受信フィルタ回路と、を備えたことを特徴と するものである。

【0031】また、本発明の請求項2に記載のパケット 送受信処理回路は、請求項1記載のパケット送受信処理 回路において、パケットを送受信する際に、独立した少 なくとも二つ以上の記憶手段を用い、第一の記憶手段内 で送信パケットデータを構成するのと独立して、第二の 記憶手段内で送信パケットデータを構成する、あるい は、第一の記憶手段内で送信パケットデータを構成する のと独立して、第二の記憶手段内に受信パケットデータ を格納する、あるいは、第一の記憶手段内に受信パケッ トデータを格納するのと独立して、第二の記憶手段内で 送信パケットデータを構成する、あるいは、第一の記憶 40 手段内に受信パケットデータを格納するのと独立して、 第二の記憶手段内に受信パケットデータを格納するよう にしたことを特徴とするものである。

【0032】また、本発明の請求項3に記載のパケット 送受信処理回路は、請求項1記載のパケット送受信処理 回路において、上記パケット処理回路は、パケットデー タの送信前に送信要求信号を発信し、送信可能な状態に なるとパケットデータを作成する第一のパケットデータ 作成/送出回路、及び第二のパケットデータ作成/送出

号を受信し、送信可能な状態になると該パケット処理回 路からパケットデータを直接読み出して送信することを 特徴とするものである。

[0033]

【発明の実施の形態】以下、本発明の実施の形態につい て、以下、図面を参照しながら説明する。尚、ここで示 す実施の形態はあくまでも一例であって、必ずしもこの 実施の形態に限定されるものではない。

【0034】 (実施の形態1) まず、本発明の請求項1 及び請求項2に記載のパケット送受信回路を第1の実施 の形態として、図面を参照しながら説明する図1は、本 発明の実施の形態1によるパケット送受信処理回路の構 成を示すプロック図である。

【0035】このシリアルインタフェース回路は、パケ ット送受信処理回路11と、搭載される機器とのDMA インタフェースを制御するコントローラDMAC12 と、制御マイコン等のCPU13とにより構成されてい る。なお、以下、このシリアルインタフェース回路はI EEE1394Busを介して接続されているコンピュ 格納する多目的FIFOと、上記第一の送受信FIFO 20 ータとの間でパケットデータを送受信するものとして説 明する。

【0036】次に、パケット送受信処理回路11の構成 について説明する。図1に示すように、パケット送受信 処理回路11は、物理層コントローラ101と、リンク 層コントローラ102と、パケット送信回路103と、 パケット受信回路104と、送受信FIFO105と、 受信フィルタ回路108と、パケット処理回路112 と、多目的FIFO115と、を備えている。 【0037】物理層コントローラ101は、バスのイニ

シャライズ、データのエンコード/デコード、アービト レーション、バイアス電圧の出力/検出等の機能を持 ち、パケットデータ送受信の際にBusの翻停を行う。 【0038】リンク層コントローラ102は、繰り打正 符号の生成/検出、パケットデータの生成/検出等の機 能を持ち、パケットデータ送信の際にはパケットデータ をBus上に送出し、パケットデータ受信の際にはIE EE1394Bus上からパケットデータを受け取る。 【0039】パケット受信回路104は、受信したパケ ットデータをリンク層コントローラ102から受け取 り、受信フィルタ回路108に送信する。受信フィルタ 回路108は、受信したパケットデータのヘッダ部にあ るパケット識別子からデータの種類を識別し、受信した パケットデータが応答パケットならば送受信FIFO1 05に、それ以外のパケットデータならば多目的F1F O115に、分類して格納する。また、受信フィルタ回 路108は、イニシエータにデータを送信する時には、 受信したパケットのパケットラベル情報とパケット識別 情報と応答識別情報とから、受信したパケットデータが 予め送信した要求パケットに対する応答パケットであっ 回路を備え、上記パケット送信回路は、上記送信要求信 50 て、データフィールドに送信するデータを含むものであ

ると判断すると、後述するパケット処理回路112にそ の受信を知らせる。

【0040】パケット処理回路112は、パケットデー タを受信した際には、そのパケットデータから必要な情 報を取得し、パケットデータを送信する場合には、必要 な情報を取得するためのパケットデータを作成する。送 受信FIFO105は、第一の送受信FIFO106 と、第二の送受信FIFO107とで構成され、パケッ ト処理回路112で作成された送信パケットデータ及び パケット処理回路112に送信された受信パケットデー 10 タを格納する。

[0041] 多目的FIFO115は、CPU13で作 成された送信パケットデータ及びCPU13で受信され た受信パケットデータを格納する。パケット送信回路1 03は、送受信FIFO105、及び、多目的FIFO 115に格納されたパケットデータと、パケット処理回 路112から直接読み出したパケットデータとをリンク 層コントローラ102へ引き渡して送信する。

【0042】ここで、CPU13により処理されるパケ ットデータを送受信時に他目的FIFO115に格納す 20 る一方、パケット処理回路112により処理されるパケ ットデータを送受信時に送受信FIFO105に格納す るように構成し、CPU13による処理と、パケット処 理回路112による処理を並行して実施することができ るようにしている。つまり、CPU13により受信した パケットデータの読み出しやレスポンスパケットの作成 がなされている間、パケット送受信処理回路11は処理 を一時停止してCPU13による処理の完了を待つこと なく、パケット受信回路104によるパケットデータの 受信や、パケット処理回路112によるパケットデータ 30 の作成を実施することができるようにしている。

【0043】また、IEEE1394を介してデータを 転送する際には、その転送速度により転送可能なパケッ トの最大ペイロードサイズが規定されており、本実施の 形態1では、転送速度をS400としたので、転送可能 なパケットに含まれるデータフィールド部のサイズは2 048バイト(512クワッドレット)、これにヘッダ フィールド部のサイズ (16パイト) を加えた2064 バイトが、最大ペイロードサイズとなる。また、転送速 度に応じたパケットを格納できるサイズのバッファ量が 40 る。 必要となるが、2064パイトを第一の送受信FIFO 106、及び第二の送受信FIFO107のそれぞれの サイズとした。

【0044】このように構成されたパケット送受信処理 回路11の動作について、図面を用いて説明する。ま た、以下の説明ではパケット送受信処理回路11に関す る物理層コントローラ101、リンク層コントローラ1 02の動作は省略している。

【0045】図2及び図3は本発明の実施の形態1によ

動作説明図である。図2はパケット送受信処理回路11 がコンピュータからデータを読み出す、つまりコンピュ ータが送信したデータを含むパケットを受信する場合の 動作説明図であり、図3は図2のデータ受信中に、CP U宛のパケットを受信した場合、つまりデータ転送に関 係ないパケットの処理が発生した場合の動作説明図であ る。なお、各図は横軸に時間軸を取っている。

【0046】まず、コンピュータからデータを受信する 場合の動作について、図2を用いて説明する。コンピュ ータからデータを読み出すための読み出しリクエスト

(BRRQ) がパケット処理回路112により作成され ると、IEEE1394Bus Lの調停が完了後、パケ ット送信回路 1,03 により I E E E 1 3 9 4 B u s 上に パケットが送出される。送信したBRRQに対してコン ピュータから返信されてきたAckパケットをパケット 受信回路104が受信してBRRQの送信が完了する。 【0047】次にBRRQに対してコンピュータが返し たデータを含んだ読み出しレスポンス (BRRS) をパ ケット受信回路104が受信する。この時、パケット送 信回路103は受信したBRRSに対するAckパケッ トをコンピュータ宛に送信する。受信したBRRSは受 信フィルタ回路108により、コンピュータから踏み出 したデータを含んだパケットであると判別されて第一の 送受信FIFO106に格納される。第一の送受信FI FO106に格納されたBRRSのデータフィールド部 をDMAC12へ送出し、コンピュータからデータを読 み出す一連の動作が完了する。

【0048】この時、上述したパケット送受信処理回路 11において、コンピュータからBRRSを受信処理中 に、次の読み出しのためのBRRQがパケット処理回路 112により作成され、BRRS受信完了に合わせてパ ケット処理回路112からIEEE1394Bus上へ 送出される。

【0049】以後、同様に、パケット受信回路104で コンピュータからBRRSを受信すると、受信フィルタ 回路108により、BRRSと判別されて、第二の送受 借FIFO107に格納される。次に、コンピュータか らデータを受信処理中に、CPU宛にリクエストパケッ トを受信した場合の動作について、図3を用いて説明す

【0050】まず、コンピュータからデータを読み出す ための読み出しリクエスト (BRRQ) がパケット処理 回路112により作成されると、IEEE1394Bu s上の調停が完了後、パケット送信回路103により I EEE1394Bus上にパケットが送出される。送信 したBRRQに対してコンピュータから返信されてきた Ackパケットをパケット受信回路104が受信してB RRQの送信が完了する。

【0051】次に、CPU13室にリクエストパケット るパケット送受信処理回路11の動作を説明するための 50 (QRRQ)を受信した場合、受信したQRRQはパケ

ット受信回路104から受信フィルタ回路108に受け 渡され、CPU13宛のパケットであると判別されて多 目的FIFO115へ格納される。CPU13へはこの 時点で割り込みが入り、CPU13はこのQRRQを読 み出し、内容を解析してこのQRRQに対するレスポン スパケット(QRRSを作成する。作成したレスポンス パケットはCPU13により多目的FIFO115に格 納され、この時、パケット送信回路103を介してIE EE1394Bus上へ送信できるようにBusが調停 される。CPU13がQRRQを処理している間に、B 10 RRQに対してコンピュータが返したデータを含んだ読 み出しレスポンス (BRRS) をパケット受信回路10 4 が受信する。この時、パケット送信回路103は受信 したBRRSに対するAckパケットをコンピュータ宛 に送信する。受信したBRRSは受信フィルタ回路10 8により、コンピュータから読み出したデータを含んだ パケットであると判別されて第一の送受信FIFO10 6に格納される。第一の送受信FIFO106に格納さ れたBRRSのデータフィールド部はDMAC12へ送 出され、コンピュータからデータを読み出す一連の動作 20 が完了する。

【0052】にこで、先ほどCPU13から多目的FIFO11に応納されたQRRSのための関係が完了したなら、パケット送信回路103は多目的FIFO115より先ほどのレスポンスパケットを読み出し、IFEE1394Busよべ送出する。またこれに平行して、次の誘力出しのためのBRRQがパケット地理回路112により作成され、QRRSの送信充了に合わせてパケット送信回路103からIFEEE1394Busよへ送出される。

【0053】以後、同様に、パケット受信回路104で コンピュータからのBRRSを受情すると、受信フィル 夕回路108により、BRRSと判別されて、第二の送 受信FIFO107に格納される。

【9054】このように、本実施の形態 1によるパケット送受信処理回路によれば、コンピュークとのデータ送受信集用のFIFOとCPUから送受信されるパケット専用のFIFOを設けたので、コンピュークとのデータの送受信処理によれて終めません。また、安大2つのコンピュータからの終み出し処理を行うことが 40 でき、転送レートを向上させることができる。また、安信が座とした場合でも、データ受信が座とした場合でも、データ受信が座とした場合でも、データを信め埋きといる場合でも、データを信め埋きといる場合でも、データをは対して、サータをは対して、大きないというである。また、日本のような表も出した理を円滞に行い、転送レートを向上させることができる。ことができる。

【0055】なお、本実施の形態では、パケットデータ の転送速度を5400、転送可能なパケットデータのサ イズは2064パイトとしたが、これに限定されるもの ではなく、冬種の転送速度とデータサイズとの組み合わ 50 せとすることができる。

[0056] (実施の形態2) 次に、水発明の請求項3 に記載のパケット送受保護回路を第2の実施の影能と して、図面を参照しながら及即する。図4は、水表明の 実施の形態2による記憶手段を用いないパケット送受信 回路の構成及び開発を発明するための間であり、図4 (a)は、パケット送信回路とパケット処理回路の構成 の概略を示す図、図4(b)は、パケット処理回路はよ ポパケット送信の最多に対するかの間である。

12

【0057】図4 (a) において、パケット送信回路1 03は、パケット処理回路112で作成される送信要求 信号を受信し、IEEE1394Bus上の調停が完了 するとパケット処理回路112に読み出し信号を送信し て、パケット処理回路112が作成するパケットデータ を直接読み出して送信する。パケット処理回路112 は、第一のパケットデータ作成/送出回路201、及び 第二のパケットデータ作成/送出回路202から構成さ れている。このパケット処理回路112は、パケットデ 一夕を送信する際にパケット送信回路103にパケット 送信要求信号を送信する。そして、パケット送信回路1 03による読み出し信号を受信すると第一のパケットデ 一タ作成/送出回路201、及び第二のパケットデータ 作成/送出回路202にてパケットデータを作成する。 なお、パケット送受信処理回路を構成するその他の手段 については図1と同様であるので説明を省略する。 【0058】このように構成されたパケット送受信処理

【0068】このように構成されたバケット送受信息理 回路について、の動体を図し、(り) を用いて説明する。まず、パケット大連を回路103に送信業を信 項回路 112は、パケット送信回路103に送信業を信 等を送信する。として、「EEE1394日 usよの関 停を行い、調停先了後、パケット送信回路103からパケット処理回路112に読み出し信号を送信する。パケット処理回路112に読み出し信号を送信する。パケット処理回路112に読み出し信号を終み出したがら、第一のパケットデータ作成。送出回路201にパケットデータを構成。送出回路201にアケットを行成し、このパケットデータとが成と当に対してコンピュータから返信されてきた人とはパケットドだけしてコンピュータから返信されてきた人とはパケットをパケット送信回路103が全信して作業は終了する。33が全信して作業は終了する。

りるか少なして作者は表すする。 【10059】このように本実験の形態2によるバケット 送受信処理回路によれば、パケットを宣信する際に、あ らかじめがウッとば何かたの目のよる順年を行い、 ボイケットデータを認み出しながらBus上に適出するよ うにしたので、Bus両等はバケットデータを一時各 該信することができ、データ相送の高速化を図ることが できる。

[0060]

【発明の効果】本発明の請求項1に係るパケット送受信

処理回路によれば、ヘッダ部とデータ部から構成され、 ヘッダ部に少なくとも一つ以上のパケット識別子を有す る要求パケットと、少なくとも一つ以上のパケット識別 子および応答識別子とを有する応答パケットによって、 パケット単位でデータの送受信を処理するパケット送受 信処理回路において、受信したパケットデータからの必 要な情報の取得、及び送信するパケットデータの構成、 をするパケット処理回路と、上記パケット処理回路によ り構成された送信パケットデータ、及び上記パケット処 理回路宛の受信パケットデータ、を格納する第一の送受 10 【図面の簡単な説明】 信FIFO、及び第二の送受信FIFOと、CPUによ り構成された送信パケットデータ、及びCPU宛の受信 パケットデータを格納する多目的FIFOと、上記第一 の送受信FIFOと、上記第二の送受信FIFO、及び 上記多目的FIFOに格納されたパケットデータ、及び 上記パケット処理回路から直接読み出したパケットデー タ、を送信するパケット送信回路と、パケットデータを 受信するパケット受信回路と、受信したパケットをヘッ ダ部のパケット識別子から識別して第一の送受信FJF Oまたは第二の送受信FJFOまたは多目的FIFOの 20 る。 いずれかに分類して格納する受信フィルタ回路と、を備 えたことで、コンピュータとのデータの送受信処理中に 次の読み出し手段を講じることで、最大2つのコンピュ ータからの読み出し処理を行うことができ、転送レート を向上させることができる。また、受信したデータ処理 中にCPU宛のパケットデータの送受信が発生した場合 でも、データ受信処理を中断することなく処理を続行す ることができるので、コンピュータからの読み出し処理 を円滑に行い、転送レートを向上させることができる。 【0061】また、本発明の請求項2に係るパケット送 30 11,51 パケット送受信処理回路 受信処理回路によれば、パケットを送受信する際に、独 立した少なくとも二つ以上の記憶手段を用い、第一の記 懲手段内で送信パケットデータを構成するのと独立し て、第二の記憶手段内で送信パケットデータを構成す る、あるいは、第一の記憶手段内で送信パケットデータ を構成するのと独立して、第二の記憶手段内に受信パケ ットデータを格納する、あるいは、第一の記憶手段内に 受信パケットデータを格納するのと独立して、第二の記 憶手段内で送信パケットデータを構成する、あるいは、 第一の記憶手段内に受信パケットデータを格納するのと 40 独立して、第二の記憶手段内に受信パケットデータを格 納するようにしたことで、データ転送時のオーバーヘッ ドを少なくして、高速にデータ転送を行うことができる 効果もある。

【0062】また、本発明の請求項3に係るパケット送 受信処理回路によれば、上記パケット処理回路は、パケ ットデータの送信前に送信要求信号を発信し、送信可能 な状態になるとパケットデータを作成する第一のパケッ トデータ作成/送出回路、及び第二のパケットデータ作 成/送出回路を備え、上記パケット送信回路は、上記送 50

信要求信号を受信し、送信可能な状態になると該パケッ ト処理回路からパケットデータを直接読み出して送信す るようにしたことで、パケットを送信する際に、あらか じめパケット送信のためのBus調停を行い、送信パケ ットデータを読み出しながらBus上に送出するように したので、Bus調停時にパケットデータを一時格納す る記憶手段を介在させることなくパケットデータを送信 することができるので、データ転送の高速化を図ること ができる.

【図1】本発明の実施の形態1によるパケット送受信処 理回路の構成を示すプロック図である。

【図2】本発明の実施の形態1によるパケット送受信処 理回路の動作を説明するための動作説明図である。

【図3】 本発明の実施の形態1によるパケット送受信処 理回路の別の動作を説明するための動作説明図である。 【図4】 本発明の実施の形態2による記憶手段を用いな いパケット送受信回路の構成(図4 (a)) 及びパケッ ト送信の動作(図4(b))を説明するための図であ

【図5】IEEE1394で定義されている非同期パケ ットの一部の構造を示すパケット構造図である。 【図6】従来のIEEE1394シリアルインタフェー ス回路の構成を示すプロック図である。

【図7】従来のパケット送受信処理回路の動作を説明す るための動作説明図である。

【図8】 従来のパケット送受信処理回路の別の動作を説 明するための動作説明図である。 【符号の説明】

12, 52 DMAC

13, 53 CPU

101.501 物理層コントローラ

102,502 リンク層コントローラ 103.503 パケット送信回路

104.504 パケット受信回路 105, 505 送受信FIFO

106,506 第一の送受信FIFO

107,507 第二の送受信FJFO 108,508 受信フィルタ回路

112, 512 パケット処理回路

113, 513 Control Resister 114. 514 CPU I/F

115 多目的F1FO


201 第一のパケットデータ作成/送出回路

202 第二のパケットデータ作成/送出回路 509 送信FIFO


510 受信FIFO

511 送信フィルタ回路


[図1]





[図2]




[図3]










[図7]



フロントページの続き

(72)発明者 田平 由弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Fターム(参考) 5B077 AA24 DD02 MM02 NN02 5K033 AA02 BA01 CB18 CC02 DB14 DB16 DB21 EC04 5K034 AA03 AA07 BB06 CC02 DD05 EE03 FF02 FF14 GG06 HH14

HH23 HH37 KK27 LL04 MM05

MH22